Note ABES Development of a CMOS pixel sensor with on-chip artificial neural networks Développement de capteurs CMOS pixelisés avec réseau de neurone artificiel intégré Physique des Hautes Energies Capteurs à Pixels CMOS Réseaux Neuronaux artificiels FPGA Recherche de Cluster High Energy Physics CMOS Pixel Sensors Artificial Neural Networks FPGA Cluster Search 539.72 539.757 Collisionneurs linéaires Capteurs d'images CMOS Détecteurs à semiconducteurs Réseaux neuronaux (informatique) Dans le détecteur de vertex de l'ILC (International Linear Collider), un nombre élevé d'impacts supplémentaires seront générés par des électrons résultant de processus liés au bruit de fond des faisceaux. Leur impulsion se trouve typiquement est inférieure à celle des particules issues d'événements associés à des processus physiques. Notre groupe à l'IPHC a proposé d'explorer le concept d'un capteur à pixels CMOS avec des ANNs intégrés pour marquer et supprimer les pixels touchés (hits) générés par ces électrons.Au cours de ma thèse de doctorat, je me suis concentré sur l'étude d'un capteur à pixels CMOS avec des ANNs intégrés portant sur les aspects suivants :1. L'implémentation de modules de prétraitement et d'un ANN dans un composant FPGA pour l'étude de faisabilité ; 2. Un algorithme pour la recherche de clusters, qui fait partie des modules de prétraitement, a été proposé en vue d'être intégré dans la conception de l'ASIC. In the vertex detector of the ILC (International Linear Collider), a large number of extra hits will be generated by electrons coming from the beam background. Momenta of these background electrons typically are lower than particles coming from physics events. Our group in IPHC has proposed the concept of a CMOS pixel sensor with on-chip ANNs to tag and remove hits generated by background particles.During my PhD thesis, I focused on the study of a CMOS pixel sensor with on-chip ANNs from the following aspects :1. The implementation of preprocessing modules and an ANN in an FPGA device for the feasibility study ;2. An on-chip algorithm for cluster search which is a part of preprocessing modules has been proposed to integrate into the ASIC design. Electronic Thesis or Dissertation Text en PDF 4638344 Université de Strasbourg Strasbourg 2020-12-31 https://theses.hal.science/tel-02517257 application/pdf 4377941 https://publication-theses.unistra.fr/public/theses_doctorat/2019/Zhao_Ruiguang_2019_ED182.pdf http://www.theses.fr/2019STRAE050/abes https://theses.hal.science/tel-02517257 https://theses.hal.science/tel-02517257 https://theses.hal.science/tel-02517257 Zhao Ruiguang 1990-01-03 FR 242970257 https://theses.fr/2019STRAE050 2019STRAE050 https://doi.org/10.70675/23c37d93z2dcez41a0zbb3fz93675da292d7 2019-12-20 Électronique, microélectronique, photonique Strasbourg 131056549 Doctorat Docteur es non oui Hu Yann MADS_DIRECTEUR_DE_THESE_1 072150033 Courtin Sandrine MADS_PRESIDENT_DU_JURY 142873721 Prigent Michel MADS_MEMBRE_DU_JURY_1 068644604 Besson Auguste MADS_MEMBRE_DU_JURY_2 069838224 La Taille Christophe de MADS_RAPPORTEUR_1 148235123 Berry François MADS_RAPPORTEUR_2 170520552 École doctorale Physique et chimie-physique (Strasbourg ; 1994-....) MADS_ECOLE_DOCTORALE_1 156500019 Institut pluridisciplinaire Hubert Curien (Strasbourg ; 2006-....) MADS_PARTENAIRE_DE_RECHERCHE_1 157760502 93777 ddc:530 Hu Yann Courtin Sandrine Prigent Michel Besson Auguste La Taille Christophe de Berry François École doctorale Physique et chimie-physique (Strasbourg ; 1994-....) Institut pluridisciplinaire Hubert Curien (Strasbourg) PDF 4638344