Conception d'un capteur de photon unique en technologie 28 nm FD-SOI CMOS
Langue Anglais
Accéder au document

Ce document est protégé en vertu du Code de la Propriété Intellectuelle.

 
Auteur : Dolatpoor Lakeh, Mohammadreza
Date de soutenance : 10-10-2023

Directeur(s) de thèse : Uhring, Wilfried Patrick - Kammerer, Jean-Baptiste

Président : Calmon, Francis
Rapporteur(s) : Bruschini, Claudio - Magnan, Pierre
Membre(s) du jury : Cathelin, Andreia

Établissement de soutenance : Strasbourg
Laboratoire : Laboratoire des sciences de l'ingénieur, de l'informatique et de l'imagerie (Strasbourg ; 2013-....)
École doctorale : École doctorale Mathématiques, sciences de l'information et de l'ingénieur (Strasbourg ; 1997-....)
 
Discipline : Électronique, microélectronique, photonique
Classification : Sciences de l'ingénieur

Mots-clés libres : Active quenching circuit, Afterpulsing, Body biasing, FD-SOI CMOS, Single photon avalanche diode (SPAD), 3D pixel
Mots-clés :
  • Capteurs d'images CMOS
  • Photonique
Résumé : Les photodétecteurs à avalanche de photons uniques (SPAD) suscitent un intérêt croissant dans les applications de comptage de photons pour lesquels un taux de comptage élevé est nécessaire. Dans les pixels à SPAD conventionnels, un taux de comptage élevé est généralement source de bruit dit « afterpulsing ». Les circuits d’extinction active (AQ) sont une solution pour limiter cet effet au prix d’une consommation de surface supplémentaire réduisant ainsi la sensibilité du pixel. L’efficacité d’un circuit AQ dépend du temps de détection de l’avalanche, de sa contribution en charge au processus d’extinction, ainsi que de ses consommations d’espace et de puissance. Cette thèse vise à concevoir des circuits AQ capables de réduire efficacement l’effet d’ « afterpulsing » avec une faible consommation d’énergie et en occupant une surface minimale pour permettre ainsi le fonctionnement de pixels SPAD dans les applications à taux de comptage élevé. À cet égard, trois circuits AQ sont conçus avec différentes variations dans une technologie 28 nm CMOS FD-SOI. Les mesures expérimentales démontrent que ces circuits sont capables de réduire fortement l’effet d’ « afterpusling » tout en respectant les compromis mentionnés. De plus, la première intégration 3D monolithique de circuits AQ au-dessus d’une SPAD est présentée dans ce travail.
 
Type de contenu : Text
Format : PDF
 
Entrepôt d'origine : STAR : dépôt national des thèses électroniques françaises
Identifiant : 2023STRAD034
Type de ressource : Thèse